La memoria direccionable por contenido (CAM) es un tipo de memoria asociativa, que devuelve la dirección de una entrada de búsqueda dada en un ciclo de reloj. Muchos diseños están disponibles para emular la funcionalidad de CAM dentro del hardware reconfigurable, matrices de compuertas programables en campo (FPGAs), utilizando memoria estática de acceso aleatorio (SRAM) y biestables. CAM basadas en FPGAs están ganando popularidad debido al rápido crecimiento en las redes definidas por software (SDNs), que utilizan CAM para la clasificación de paquetes. Los diseños emulados de CAM consumen mucha potencia dinámica debido a la alta cantidad de actividad de conmutación y cálculo involucrado en encontrar la dirección de la clave de búsqueda. En este documento, presentamos una arquitectura de CAM binario eficiente en potencia y recursos, Zi-CAM, que consume menos potencia y utiliza menos recursos que las arquitecturas disponibles de CAM basadas en SRAM en FPGAs. Zi-CAM consta de dos bloques principales. El bloque de RAM (RB) se activa cuando hay una secuencia de ceros repetidos en la palabra de búsqueda de entrada; de lo contrario, se activa el bloque de tablas de búsqueda (LUT). Zi-CAM se implementa en Xilinx Virtex-6 FPGA para el tamaño 64 x 36, lo que mejoró el consumo de potencia y el costo de hardware en un 30 y 32%, respectivamente, en comparación con las CAMs basadas en FPGAs disponibles.