Este documento presenta la implementación de hardware de un filtro FIR (respuesta finita al impulso) de paso bajo de 3er orden basado en circuitos de procesamiento de señales en modo tiempo. La topología del filtro consta de un conjunto de bloques de construcción novedosos que realizan las funciones necesarias en modo tiempo, incluyendo operación, adición de tiempo y multiplicación de tiempo. El filtro FIR de paso bajo en modo tiempo propuesto fue diseñado en un proceso FD-SOI (silicio sobre aislante completamente agotado) de Samsung de 28 nm con un voltaje de suministro de 1 V y una frecuencia de muestreo de 5 MHz. Los resultados de la simulación validan el análisis teórico. El filtro FIR logra una relación señal-ruido-más-distorsión (SNDR) de 38.6 dB en la frecuencia de entrada de 50 KHz consumiendo alrededor de 200 W.