En los últimos años, los avances en arquitecturas de hardware especializadas han apoyado a la industria y a la comunidad de investigación para abordar la potencia de cálculo necesaria para algoritmos y aplicaciones de inteligencia artificial (IA) más avanzados y que requieren mucho cómputo, que ya han alcanzado un crecimiento sustancial, como en el procesamiento de lenguaje natural (PLN) y la visión por computadora (CV). Los desarrollos de hardware de código abierto (OSH) y la contribución hacia la creación de aceleradores basados en hardware con implicaciones principalmente en el aprendizaje automático (ML) también han sido significativos. En particular, la arquitectura de estándar abierto de conjunto de instrucciones reducido (RISC-V) ha sido ampliamente adoptada por una comunidad de investigadores y usuarios comerciales, en todo el mundo, en numerosas implementaciones disponibles abiertamente. La selección a través de una plétora de núcleos de procesador RISC-V y la mezcla de arquitecturas y configuraciones combinadas con la proliferación de marcos de software de ML para cargas de trabajo de ML no es trivial. Para facilitar este proceso, este documento presenta una encuesta centrada en la evaluación del ecosistema que implica hardware basado en RISC-V para crear una clasificación de sistemas en chip (SoC) y núcleos de CPU, junto con un arreglo inclusivo de los últimos marcos lanzados que han apoyado la integración de hardware abierto para aplicaciones de ML. Además, parte de este trabajo está dedicado a los desafíos que están relacionados, como la eficiencia energética y la fiabilidad, al diseñar y construir aplicaciones con OSH en el dominio de IA/ML. Este estudio presenta una taxonomía cuantitativa de SoC RISC-V y revela las oportunidades en la investigación futura en aprendizaje automático con arquitecturas de hardware de código abierto RISC-V.