En este documento se presenta una nueva arquitectura de hardware para la neuroevolución, con el objetivo de permitir la adaptación continua de sistemas que trabajan en entornos dinámicos, al incluir la etapa de entrenamiento de manera intrínseca en el borde informático. Se basa en el modelo de red neuronal basado en bloques, integrado con un algoritmo evolutivo que optimiza los pesos y la topología de la red simultáneamente. A diferencia del estado del arte, la implementación propuesta hace uso de funciones avanzadas de reconfiguración dinámica y parcial para reconfigurar la red durante la evolución y, si es necesario, adaptar su tamaño dinámicamente. De esta manera, el número de recursos lógicos ocupados por la red puede ser adaptado por el algoritmo evolutivo a la complejidad del problema, la calidad esperada de los resultados u otros indicadores de rendimiento. La arquitectura propuesta, implementada en un dispositivo FPGA Xilinx Zynq-7020 System-on-a-Chip (SoC), reduce el uso de DSP y BRAMS al introducir un nuevo esquema de sincronización que controla la latencia del circuito. La arquitectura neuroevolutiva propuesta se ha integrado con el kit de herramientas OpenAI para mostrar cómo se puede aplicar eficientemente a problemas de control, con una complejidad variable y comportamiento dinámico. La versatilidad de la solución también se evalúa al dirigirse a problemas de clasificación.