Un transmisor PAM4 binario doble basado en DAC de 112 Gb/s en CMOS de 28 nm
Autores: Tang, Zixiang; Lv, Fangxu; Shi, Jianjun; Zhang, Jinwang; Wei, Jiahang; Wang, Xinjie
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Un transmisor PAM4 binario doble basado en DAC de 112 Gb/s en CMOS de 28 nm
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Transceptores
Tecnología de modulación
Utilización del ancho de banda
Jitter
Consumo de energía
Proceso CMOS
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 25
Citaciones: Sin citaciones
Para reducir la alta tasa de errores de bit de los transceptores serie bajo una fuerte atenuación del canal, se diseñó un transmisor SerDes de 112 Gb/s de baja potencia utilizando la tecnología de modulación PAM4 dúo-binaria.
Descripción
Para reducir la alta tasa de errores de bit de los transceptores serie bajo una fuerte atenuación del canal, se diseñó un transmisor SerDes de 112 Gb/s de baja potencia utilizando la tecnología de modulación PAM4 dúo-binaria.