Los sistemas informáticos se están volviendo cada vez más limitados en cuanto a energía debido a requerimientos de computación no convencionales como la computación en el borde, en el sensor, o simplemente una batería insuficiente. Las memorias no volátiles emergentes se exploran para construir circuitos informáticos de bajo consumo, y los sumadores son uno de ellos. En este trabajo, proponemos un sumador de bajo consumo utilizando un Túnel de Unión Ferroeléctrico (FTJ). Los FTJs son dispositivos de dos terminales donde los datos se almacenan en el estado de polarización del dispositivo. Se propone una compuerta mayoritaria basada en FTJ, que utiliza una técnica de detección en modo de corriente para evaluar la mayoría de las entradas. Al seleccionar condicionalmente entre la mayoría y su complemento, se implementa una operación XOR, logrando así la funcionalidad de sumador completo. Dado que la operación mayoritaria basada en FTJ es lenta, se utiliza una arquitectura de sumador ternario para compensar la pérdida de velocidad. El sumador ternario propuesto por nosotros tiene dos etapas de sumador completo y requiere (1) tiempo para la adición de bits. El sumador propuesto se verifica utilizando una simulación en tecnología CMOS de 130 nm. Una adición de 32 bits se puede lograr en 100 s y consume 0.78 pJ, lo cual es muy eficiente en energía (7.8 nW). El sumador propuesto se puede utilizar en aplicaciones donde el consumo de energía es crucial y la velocidad no es un requisito estricto.