Un regulador lineal de baja caída integrado analógico multibucle: desde el análisis hasta el diseño
Autores: Koniavitis, Konstantinos; Alimisis, Vassilis; Uzunoglu, Nikolaos; Sotiriadis, Paul P.
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Un regulador lineal de baja caída integrado analógico multibucle: desde el análisis hasta el diseño
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Regulador de caída baja
Relación de rechazo de fuente de alimentación de corriente continua
Margen de fase
Baja potencia
Variación de esquina de voltaje
Suite de IC de Cadence
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 33
Citaciones: Sin citaciones
Este artículo presenta un regulador de baja caída estabilizado de múltiples bucles con una relación de rechazo de la fuente de alimentación de CC de 85 dB y un margen de fase de 80 grados. Es adecuado para aplicaciones de baja potencia, bajo voltaje y eficientes en área, ya que consume menos de 100 A. La tensión de caída es solo de 400 mV y los rieles de alimentación son de 1 V. Además, se realiza un análisis matemático completo para la estabilidad y el ruido antes de la verificación del circuito. Para confirmar el correcto funcionamiento del proceso de implementación, se realizan simulaciones de variación de esquina de voltaje y temperatura. El regulador propuesto está diseñado y verificado utilizando Cadence IC Suite en un proceso CMOS TSMC de 90 nm.
Descripción
Este artículo presenta un regulador de baja caída estabilizado de múltiples bucles con una relación de rechazo de la fuente de alimentación de CC de 85 dB y un margen de fase de 80 grados. Es adecuado para aplicaciones de baja potencia, bajo voltaje y eficientes en área, ya que consume menos de 100 A. La tensión de caída es solo de 400 mV y los rieles de alimentación son de 1 V. Además, se realiza un análisis matemático completo para la estabilidad y el ruido antes de la verificación del circuito. Para confirmar el correcto funcionamiento del proceso de implementación, se realizan simulaciones de variación de esquina de voltaje y temperatura. El regulador propuesto está diseñado y verificado utilizando Cadence IC Suite en un proceso CMOS TSMC de 90 nm.