El regulador digital de caída de baja tensión (LDO) se ha utilizado ampliamente en circuitos digitales por sus características de baja tensión de suministro. Sin embargo, como los LDO digitales tradicionales regulan el código de voltaje de salida a una velocidad de 1 bit por ciclo de reloj, la velocidad de respuesta transitoria es limitada. Este documento presenta un LDO digital para mejorar la velocidad de respuesta transitoria con una técnica de conversión de varios bits. La tecnología propuesta utiliza un sensor de voltaje y un convertidor de tiempo a digital para convertir el voltaje de salida en códigos digitales. Basado en un proceso CMOS de 65 nm, el DLDO propuesto reduce el tiempo de establecimiento de 147.8 ns a 25.2 ns en promedio y la velocidad de respuesta se mejora aproximadamente seis veces.