Este documento presenta una arquitectura de receptor Delta-Sigma directo de RF a digital de cuarto orden en tiempo discreto para receptores flexibles con un amplio rango de frecuencias. El uso de un mezclador pasivo impulsado por corriente con retroalimentación de RF permite un filtrado de paso de banda de alta Q y relaja el requisito de linealidad del amplificador de RF. Además, el filtro de lazo pasivo/activo reconfigurable ofrece un buen compromiso entre consumo de energía, linealidad y rango dinámico. Otra característica importante de la arquitectura propuesta es el uso de una frecuencia de muestreo que es un divisor de la frecuencia LO. Esto resuelve varios problemas como la mezcla ascendente del ruido de cuantización, la necesidad de reconfigurar el lazo Delta-Sigma al cambiar la frecuencia LO y el uso de dos relojes independientes para la frecuencia LO y la frecuencia de muestreo. El circuito se implementó utilizando tecnología CMOS de 65 nm. El receptor Delta-Sigma directo I/Q tiene un ancho de banda de RF de 20 MHz y una frecuencia de muestreo de 400 MHz. Los resultados de medición muestran un rango dinámico muy alto de hasta 80 dB con un SNDR pico de 46 dB para un consumo de energía de 46 mW a 800 MHz.