Este documento presenta un receptor de rechazo de imagen de banda Q utilizando una tecnología CMOS de 65 nm. Para una alta relación de rechazo de imagen (IMRR), el receptor de banda Q emplea la arquitectura de Hartley que consta de un amplificador de bajo ruido de banda Q, dos mezcladores de conversión descendente, un acoplador híbrido de 90 grados y dos balunes de FI. Además, un oscilador controlado por voltaje fundamental de banda Q (VCO) y una cadena de división de frecuencia dividida por 256 están integrados en el receptor para LO. Se emplea una técnica de inyección de carga en los mezcladores para reducir la potencia de CC manteniendo una alta ganancia de conversión y linealidad. El VCO adopta una topología cruzada para asegurar una oscilación estable con alta potencia de salida en la banda Q. La cadena de división de frecuencia está compuesta por un divisor de frecuencia bloqueado por inyección (ILFD) y un divisor lógico de corriente de múltiples etapas (CML) para lograr una alta relación de división de 256, lo que facilita el bloqueo de la señal LO a un lazo de fase externo. Se emplea un pico inductivo en el ILFD para ampliar el rango de bloqueo. El receptor de rechazo de imagen de banda Q exhibe una ganancia de conversión máxima de 16.4 dB a 43 GHz. El IMRR es de no menos de 35.6 dBc en las frecuencias de FI de 1.5 a 5 GHz.