En este papel, se diseñó e implementó un receptor de 77 GHz de alto rendimiento con una figura de ruido baja (NF) en un proceso CMOS de 40 nm. Con el propósito de hacer un mejor uso de dispositivos activos, se adopta un inductor adicional en la nueva técnica de neutralización. El amplificador de bajo ruido (LNA) diferencial de tres etapas utilizando la técnica propuesta mejora la ganancia de voltaje y reduce la NF. El diseño del receptor utiliza un mezclador Gilbert activo de doble balance con una red de acoplamiento de transformadores entre la etapa de transconductancia y la etapa de conmutación. La contribución de ruido de parpadeo de los transistores MOS de conmutación se reduce en gran medida debido a la baja corriente continua de los pares de conmutación. La señal LO es proporcionada por un VCO fundamental controlado por voltaje en chip con un rango de sintonización de 70.5 a 78.1 GHz. Se logra una ganancia de conversión de 32 dB y una NF de 11.86 dB a 77 GHz por el receptor diseñado. El LNA y el mezclador consumen una potencia total de CC de 33.2 mW y ocupan un tamaño de núcleo de 1 x 0.38 mm.