Con el panorama de hardware de alto rendimiento (HPC) que evoluciona rápidamente y su creciente especialización, la implementación de aplicaciones de software eficientes se vuelve más desafiante. Esto es especialmente prevalente para científicos de dominio y puede obstaculizar los avances en software de simulación a gran escala. Una idea para superar estos desafíos es a través de la abstracción de software. Presentamos un modelo de algoritmo paralelo que permite la optimización global de su sincronización y flujo de datos y el mapeo óptimo a arquitecturas complejas y heterogéneas. El modelo presentado separa estrictamente la estructura de un algoritmo de sus funciones ejecutadas. Utiliza una descomposición jerárquica de patrones de diseño paralelo como bloques de construcción bien establecidos para estructuras algorítmicas y los captura en un. Se construye un grafo de flujo centrado en datos basado en el APT, que actúa como una representación intermedia para transformaciones estructurales ricas y automatizadas. Demostramos la aplicabilidad de este modelo a tres algoritmos representativos y mostramos mejoras de velocidad de ejecución entre 1.83 y 2.45 en una arquitectura típica heterogénea de CPU/GPU.