A medida que avanza la tecnología de circuitos integrados, la síntesis del árbol de reloj se ha vuelto cada vez más significativa en el diseño de circuitos integrados de ultra gran escala. Los métodos tradicionales de síntesis del árbol de reloj a menudo enfrentan desafíos como recursos computacionales insuficientes y limitaciones de fan-out de búfer al tratar con árboles de reloj de ultra gran escala. Para abordar este problema, este artículo propone un algoritmo mejorado de síntesis del árbol de reloj llamado KSR equilibrado incompleto (IB-KSR). Basándose en el algoritmo KSR, este algoritmo propuesto reduce eficientemente el consumo de recursos computacionales y limita el fan-out de cada búfer al incorporar la tecnología de árbol de expansión mínima incompleta (IMST) y una estrategia de agrupación basada en Balanced Split. En experimentos, se comparó el algoritmo IB-KSR con el algoritmo GSR. Los resultados indicaron que IB-KSR redujo la desviación global del árbol de reloj en un 43.4% y disminuyó la latencia promedio en un 34.3%. Además, durante la ejecución del programa, IB-KSR mantuvo un bajo consumo de recursos computacionales.