La traducción binaria, como un puente importante para la compatibilidad de aplicaciones entre diferentes arquitecturas de conjuntos de instrucciones (ISAs), ha atraído mucha atención en la industria. Sin embargo, debido a las limitaciones de recursos de hardware de la ISA objetivo, la eficiencia de la traducción y la practicabilidad son pobres. Recientemente, Apple ha logrado ejecutar programas x86 en ARM a través de una tecnología de traducción llamada Rosetta basada en la colaboración software-hardware. En este documento, propusimos un método de mapeo no invasivo de hardware para bits de condición (HNIMCB) en la traducción binaria, que implementa de manera innovadora las operaciones de configuración y referencia de los bits de condición sin cambiar la codificación original de instrucciones y la función del procesador objetivo. Este método es aplicable para la traducción binaria desde arquitecturas fuente con operaciones de bits de condición a arquitecturas objetivo sin operaciones de bits de condición. Elimina la diferencia de recursos de bits condicionales entre las ISAs fuente y objetivo, reduce las instrucciones computacionales y las operaciones de acceso a memoria después de la traducción de la ISA fuente a la ISA objetivo, y mejora drásticamente la eficiencia de la traducción. Realizamos este experimento a nivel de simulación funcional utilizando el traductor binario QEMU de ARM a RISC-V. Una serie de pruebas de referencia revelaron que el número total de instrucciones disminuyó en un 41%, mientras que el número de instrucciones de acceso a memoria disminuyó en un 37% después de la traducción aplicando el HNIMCB.