La aritmética distribuida (DA) aporta beneficios de área y potencia a los diseños digitales relevantes para Internet de las cosas. Por lo tanto, se requieren con urgencia nuevas técnicas resistentes a errores para la computación DA para mejorar la robustez contra las variaciones de proceso, voltaje y temperatura (PVT). Este documento propone una nueva técnica de prevención de errores de temporización in situ para mitigar el impacto de las variaciones en los circuitos DA al proporcionar una banda de protección para los cálculos más significativos. Esta banda de protección se logra inicialmente modificando el bloque de extensión de signo y ajustando cuidadosamente las compuertas. Por lo tanto, el cálculo del bit menos significativo (LSB) puede corresponder a la ruta crítica, y el error de temporización puede tolerarse a costa de una pérdida de precisión aceptable. Nuestro enfoque se demuestra en un filtro FIR de impulso finito de 16 taps utilizando el proceso CMOS de 65 nm y los resultados de la simulación muestran que este diseño aún puede mantener un alto rendimiento de precisión sin margen de temporización de peor caso, y lograr ahorros de potencia mediante escalado de voltaje cuando se considera el margen de peor caso con solo sobrecarga de área.