Este documento propone un esquema de autoevaluación integrado (BIST) para detectar fallas catastróficas en comparadores dinámicos. En este esquema, se diseña un bucle de retroalimentación utilizando las características del comparador; monitorear el voltaje en el bucle de retroalimentación puede determinar la presencia de una falla en el circuito. El esquema BIST propuesto y el circuito en prueba se realizan a nivel de transistor. El esquema BIST propuesto se simuló utilizando HSPICE. La cobertura de fallas simulada es aproximadamente del 87.8% con 90 circuitos de prueba. Para verificar aún más la efectividad del esquema BIST propuesto, se inyectaron seis fallas en el circuito real. Los resultados de las pruebas fueron consistentes con los resultados de la simulación.