Las redes neuronales binarizadas (BNNs), que tienen pesos y activaciones de 1 bit, son adecuadas para aceleradores FPGA, ya que sus cálculos dominantes son aritmética de bits, y la reducción en los requisitos de memoria significa que todos los parámetros de la red pueden almacenarse en la memoria interna. Sin embargo, la eficiencia energética de estos aceleradores aún se ve limitada por las abundantes redundancias en BNNs. Esto dificulta su despliegue para aplicaciones en sensores inteligentes y dispositivos pequeños porque estos escenarios tienen restricciones estrictas con respecto al consumo de energía.