Este documento propone un diseño de sumador subumbral de 16 bits utilizando lógica de transistor de paso basada en amplificador de sentido con bootstrap (bootstrapped SAPTL) para superar una degradación seria del rendimiento y mejorar la inmunidad a las variaciones del proceso en la región subumbral. A través de la utilización de un amplificador de sentido con bootstrap que incluye una parte de aumento de voltaje y adoptando una arquitectura de sumador basada en bootstrapped SAPTL, se pueden lograr mejoras significativas en el rendimiento y la eficiencia energética. Un estudio de caso de sumadores de 16 bits en tecnología SMIC de 130 nm demostró que el sumador propuesto superó a otros trabajos en términos de rendimiento, consumo de energía y eficiencia energética. Además, los resultados estadísticos del análisis de Monte Carlo demostraron la mejora significativa del sumador propuesto en cuanto a la robustez contra las variaciones del proceso y la temperatura. A 0,3 V (esquina TT, 25 grados Celsius), el sumador de 16 bits propuesto logró mejoras del 72% en rendimiento y del 8% en ahorro de energía, así como una reducción del 74% en la producción de energía-retardo en comparación con el diseño actual.