Un diseño de LNA de banda X de triple cascode con red de post-distorsión modificada
Autores: Cao, Cheng; Li, Xiuping; Li, Yubing; Zeng, Hongjie; Wang, Zhe; Yasir, Umair
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Un diseño de LNA de banda X de triple cascode con red de post-distorsión modificada
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Amplificador de bajo ruido linealizado
Aplicaciones de banda X
Linealidad
Red de post-distorsión
Consumo de energía
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 36
Citaciones: Sin citaciones
Este trabajo propone un nuevo amplificador de bajo ruido linealizado (LNA) para aplicaciones de banda X con ganancia de potencia plana, bajo rendimiento de ruido y linealidad mejorada. En este estudio, se utiliza una topología de triple cascada con red de doble resonancia y se introduce una red de post-distorsión modificada para mejorar la linealidad. El LNA utiliza un transistor NMOS auxiliar en subumbrales para reducir la no linealidad con bajo consumo de energía. Además, se propone una metodología para predecir las características del rendimiento de linealidad del LNA propuesto con una red de post-distorsión modificada. Con un pequeño aumento de 1 mW en el consumo de energía debido a la inclusión de la red de post-distorsión, el punto de intercepción de entrada IIP3 se mejora y se encuentra en el rango de -3 a +8 dBm en el rango de frecuencia de 8 a 12 GHz. Implementado en el proceso CMOS de Global Foundries de 130 nm, el LNA logra una ganancia máxima de 18 dB y un NF mínimo de 1.3 dB en el rango de 8 a 12 GHz. El LNA propuesto requiere un área de 1.2 y una potencia de 18 mW.
Descripción
Este trabajo propone un nuevo amplificador de bajo ruido linealizado (LNA) para aplicaciones de banda X con ganancia de potencia plana, bajo rendimiento de ruido y linealidad mejorada. En este estudio, se utiliza una topología de triple cascada con red de doble resonancia y se introduce una red de post-distorsión modificada para mejorar la linealidad. El LNA utiliza un transistor NMOS auxiliar en subumbrales para reducir la no linealidad con bajo consumo de energía. Además, se propone una metodología para predecir las características del rendimiento de linealidad del LNA propuesto con una red de post-distorsión modificada. Con un pequeño aumento de 1 mW en el consumo de energía debido a la inclusión de la red de post-distorsión, el punto de intercepción de entrada IIP3 se mejora y se encuentra en el rango de -3 a +8 dBm en el rango de frecuencia de 8 a 12 GHz. Implementado en el proceso CMOS de Global Foundries de 130 nm, el LNA logra una ganancia máxima de 18 dB y un NF mínimo de 1.3 dB en el rango de 8 a 12 GHz. El LNA propuesto requiere un área de 1.2 y una potencia de 18 mW.