Este trabajo presenta un convertidor analógico-digital (ADC) de aproximaciones sucesivas en cascada de doble residuo de 12 bits y 200 MS/s con un solo amplificador de residuo (RA) de lazo abierto. Al utilizar las características inherentes del esquema de conversión SAR, el ADC propuesto genera secuencialmente dos niveles de residuo a partir de un solo RA, lo que elimina la necesidad de calibración de emparejamiento de ganancia entre etapas. Para convertir los dos residuos generados secuencialmente, también se propone un ADC SAR interpolador capacitivo (I-SAR ADC). El I-SAR ADC es muy compacto porque consta de un comparador, un CDAC y lógica de control como un ADC SAR convencional. Además, el I-SAR ADC no necesita disipación de potencia estática para la interpolación de residuos. Un ADC prototipo fabricado en una tecnología CMOS de 40 nm ocupa un área activa de 0.026 mm. Con una tasa de muestreo de 200 MS/s con la entrada de Nyquist, el ADC logra un SNDR (relación señal-ruido y distorsión) de 62.1 dB y un SFDR (rango dinámico libre de espurias) de 67.1 dB, respectivamente. La potencia total consumida es de 3.9 mW con un suministro de 0.9 V. Sin ninguna calibración de desajuste entre etapas, el ADC logra una Figura de Mérito de Walden (FoM) de 19.0 fJ/paso de conversión.