Este documento demuestra un comparador dinámico de alta velocidad y bajo ruido, que emplea autorregulación. La propuesta de autorregulación de desplazamiento totalmente dinámica de doble cara es capaz de reducir la tensión de desplazamiento referida a la entrada en un factor de diez en comparación con el valor no calibrado sin ninguna penalización de velocidad o ruido y con menos del 5% de sobrecarga de potencia. Además, la topología de múltiples etapas implementada avanza significativamente el rendimiento del comparador de última generación, logrando la frecuencia de operación más alta reportada, así como la menor pendiente de retardo y sensibilidad a variaciones de suministro y modo común en comparación con trabajos existentes, con una energía/comparación similar. Esto convierte al comparador de autorregulación propuesto en un candidato ideal para Convertidores Analógico-Digitales (ADC) de alta resolución (>10 b) de varios GHz. El prototipo de 28 nm CMOS a granel mide un ruido referido a la entrada y un desplazamiento calibrado de mV y mV, respectivamente, con una velocidad de reloj de 11 GHz, consumiendo solo mW de un suministro de 1 V, para un área de 0.00054 mm, incluida la calibración.