Un amplificador lineal de MMIC de banda K de alta eficiencia que utiliza compensación de diodos
Autores: Zhu, Heng; Chen, Wei; Huang, Jianhua; Wang, Zhiyu; Yu, Faxin
Idioma: Inglés
Editor: MDPI
Año: 2019
Acceso abierto
Artículo científico
2019
Un amplificador lineal de MMIC de banda K de alta eficiencia que utiliza compensación de diodos
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Diseño
Rendimiento
Amplificador MMIC
Mejora de linealidad
GaAs pHEMT
Ratio de intermodulación de tercer orden
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 38
Citaciones: Sin citaciones
Este documento describe el diseño y el rendimiento medido de un amplificador MMIC de banda K de alta eficiencia y linealidad mejorada fabricado con una tecnología de procesamiento GaAs pHEMT de 0.15 m. El método de mejora de la linealización utilizando un diodo de compensación de capacitancia no lineal en paralelo fue analizado y verificado. El MMIC de tres etapas operando a 20-22 GHz obtuvo una relación de intermodulación de tercer orden (IM3) mejorada de 20 dBc a una potencia de salida por portadora de 27 dBm, demostrando una ganancia de señal pequeña superior a 27 dB y una potencia de salida del punto de compresión de 1 dB de 30 dBm con una eficiencia de potencia añadida del 33% (PAE). La dimensión del chip fue de 2.00 mm x 1.40 mm.
Descripción
Este documento describe el diseño y el rendimiento medido de un amplificador MMIC de banda K de alta eficiencia y linealidad mejorada fabricado con una tecnología de procesamiento GaAs pHEMT de 0.15 m. El método de mejora de la linealización utilizando un diodo de compensación de capacitancia no lineal en paralelo fue analizado y verificado. El MMIC de tres etapas operando a 20-22 GHz obtuvo una relación de intermodulación de tercer orden (IM3) mejorada de 20 dBc a una potencia de salida por portadora de 27 dBm, demostrando una ganancia de señal pequeña superior a 27 dB y una potencia de salida del punto de compresión de 1 dB de 30 dBm con una eficiencia de potencia añadida del 33% (PAE). La dimensión del chip fue de 2.00 mm x 1.40 mm.