Un acelerador de convolución separable en profundidad basado en FPGA de alto rendimiento
Autores: Huang, Jiye; Liu, Xin; Guo, Tongdong; Zhao, Zhijin
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Un acelerador de convolución separable en profundidad basado en FPGA de alto rendimiento
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Convolución separable en profundidad
DSC
Red neuronal convolucional
Modelos de CNN
Acelerador de hardware
Matrices de compuertas programables en campo
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 58
Citaciones: Sin citaciones
La aceleración de hardware DSC propuesta logra un rendimiento de 205.1 FPS, 128.8 GFLOPS y 0.24 GOPS/DSP para imágenes de entrada de tamaño .
Descripción
La aceleración de hardware DSC propuesta logra un rendimiento de 205.1 FPS, 128.8 GFLOPS y 0.24 GOPS/DSP para imágenes de entrada de tamaño .