Un transmisor PAM-4 de extremo único de 18 Gb/s/pin para interfaces de memoria con emparejamiento de impedancia adaptativo y compensación de nivel de salida
Autores: Hyun, Changho; Jeong, Yong-Un; Kim, Suhwan; Chae, Joo-Hyung
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Un transmisor PAM-4 de extremo único de 18 Gb/s/pin para interfaces de memoria con emparejamiento de impedancia adaptativo y compensación de nivel de salida
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Método
Distorsión del nivel de salida
Impedancia del canal
Códigos ZQ
RLM
Eficiencia energética
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 41
Citaciones: Sin citaciones
Este trabajo presenta un método para prevenir la distorsión del nivel de salida al igualar la impedancia del canal en el transmisor PAM-4 de un solo extremo para interfaces de memoria. Los códigos ZQ para los cuatro niveles de señal de salida se obtuvieron mediante calibración ZQ y se guardaron en la tabla de códigos ZQ. El generador de códigos ZQ seleccionó de forma adaptativa los códigos apropiados según el patrón de datos y los entregó al controlador de salida; esto puede mejorar la relación de desajuste de separación de nivel (RLM) al igualar la impedancia del canal. Para validar la efectividad de nuestro enfoque, se fabricó un chip prototipo con un área activa de 0.035 mm en un proceso CMOS de 65 nm. Logró una eficiencia energética de 3.09 pJ/bit/pin a 18 Gb/s/pin, y su RLM fue de 0.971 al igualar la impedancia del canal.
Descripción
Este trabajo presenta un método para prevenir la distorsión del nivel de salida al igualar la impedancia del canal en el transmisor PAM-4 de un solo extremo para interfaces de memoria. Los códigos ZQ para los cuatro niveles de señal de salida se obtuvieron mediante calibración ZQ y se guardaron en la tabla de códigos ZQ. El generador de códigos ZQ seleccionó de forma adaptativa los códigos apropiados según el patrón de datos y los entregó al controlador de salida; esto puede mejorar la relación de desajuste de separación de nivel (RLM) al igualar la impedancia del canal. Para validar la efectividad de nuestro enfoque, se fabricó un chip prototipo con un área activa de 0.035 mm en un proceso CMOS de 65 nm. Logró una eficiencia energética de 3.09 pJ/bit/pin a 18 Gb/s/pin, y su RLM fue de 0.971 al igualar la impedancia del canal.