Este documento presenta un transmisor de capa física (PHY) de Peripheral Component Interconnect (PCI) Express (PCIe) Gen4 totalmente integrado. El chip prototipo está fabricado en un proceso CMOS de bajo consumo de 28 nm, y el área activa del transmisor propuesto es de 0.23 mm. Para habilitar la escalabilidad de voltaje en una amplia gama de velocidades de operación desde 2.5 Gb/s hasta 16 Gb/s, se incluyen dos reguladores de suministro en el chip. Al mismo tiempo, los reguladores mantienen la impedancia de salida del transmisor para cumplir con la especificación de pérdida de retorno de PCIe, al incluir segmentos réplica del controlador de salida y resistencia de referencia en el bucle del regulador. Se implementa una ecualización finita de tres toques (FIR) y, por lo tanto, el transmisor proporciona más de 9.5 dB de ecualización requerida en la especificación de PCIe. A 16 Gb/s, el chip prototipo logra una eficiencia energética de 1.93 pJ/bit, incluyendo todos los circuitos de interfaz, polarización y autoevaluación incorporados.