Este documento presenta un algoritmo de difusión en cascada eficiente con la técnica de cambio de orden de transmisión entre nodos considerando el estado de comunicación de los nodos de procesamiento. El método propuesto cambia el orden de transmisión para la operación de difusión en función del estado de comunicación de los nodos de procesamiento. Cuando se recibe una operación de difusión, un bus local verifica el tamaño de los datos de transmisión preexistentes restantes de cada nodo de procesamiento; luego transmite datos de acuerdo con el orden de transmisión cambiado utilizando la información de estado. Por lo tanto, el tiempo de sincronización puede ocultarse durante el tiempo restante, hasta que finalicen las transmisiones de datos preexistentes; como resultado, se reduce el tiempo total de finalización de la difusión. Los resultados de la simulación indicaron que la proporción de aceleración del algoritmo propuesto fue de hasta 1.423, en comparación con la del algoritmo anterior. Para demostrar la viabilidad de la implementación física, el motor de paso de mensajes (MPE) con el algoritmo de difusión propuesto fue diseñado utilizando Verilog-HDL, que admite cuatro nodos de procesamiento. Los resultados de síntesis lógica con las bibliotecas de celdas de proceso TSMC 0.18 m muestran que el área lógica del MPE propuesto es de 2288.1 compuertas NAND equivalentes, que es aproximadamente el 2.1% del área total del chip. Por lo tanto, se espera una mejora en el rendimiento en procesadores multinúcleo con un pequeño sobrecosto de área de hardware.