La teledetección es reconocida como una tecnología fundamental de monitoreo. Los últimos sensores remotos espaciales de alta resolución y alta velocidad proporcionan un crecimiento explosivo en el volumen de datos y las tasas de datos de instrumentación en el rango de varios Gbps. Esto compite con los limitados recursos de almacenamiento a bordo y el ancho de banda de enlace descendente, lo que convierte a la compresión de datos de imagen en una tarea de procesamiento crítica en la misión. El estándar de Compresión de Datos de Imagen (IDC) del Comité Consultivo para Sistemas de Datos Espaciales (CCSDS) CCSDS-122.0-B-1 es un algoritmo de compresión de imagen 2D basado en transformaciones diseñado específicamente para su uso a bordo de una plataforma espacial. En este documento, presentamos una arquitectura de alto rendimiento para una parte clave del algoritmo CCSDS-IDC, la Transformada Wavelet Discreta de Enteros 9/7M (DWT). La arquitectura paralela propuesta logra 2 muestras/ciclo, mientras que el pipeline muy profundo permite frecuencias de reloj muy altas. Además, explota los principios de pipeline elástico para proporcionar modularidad, insensibilidad a la latencia y control distribuido. La implementación de la arquitectura propuesta en un FPGA SRAM espacial Xilinx Kintex Ultrascale XQRKU060 logra un rendimiento de rendimiento de vanguardia de 831 MSamples/s (13.3 Gbps @ 16bpp), lo que permite una integración perfecta con las tecnologías de sensores de alta velocidad de próxima generación y la tecnología de manejo de datos a bordo. Hasta donde sabemos, esta es la implementación más rápida de la Transformada Wavelet Discreta de Enteros 9/7M en un FPGA espacial, superando a implementaciones anteriores.