Plataformas heterogéneas con FPGAs han comenzado a ser empleadas en el campo de la Computación de Alto Rendimiento (HPC) para mejorar el rendimiento y la eficiencia general. Estas plataformas permiten el uso de hardware especializado para acelerar aplicaciones de software, pero requieren que el software se adapte en lo que puede ser un proceso prolongado y complejo. El objetivo principal de este trabajo es describir y evaluar mecanismos que puedan transferir de manera transparente el flujo de control entre la CPU y la FPGA en el ámbito de HPC. Combinar dicho mecanismo con el perfilado de software transparente y la configuración del acelerador podría conducir a una forma automática de acelerar aplicaciones regulares. En este trabajo, se propone un mecanismo basado en la llamada al sistema, y se evalúa su rendimiento en la plataforma Intel Xeon+FPGA. La viabilidad del enfoque propuesto se demuestra mediante un prototipo funcional que realiza la transferencia transparente del flujo de control de cualquier llamada de función a un acelerador de hardware compatible. Este enfoque es más general que la interposición de bibliotecas compartidas a costa de un pequeño tiempo de sobrecarga en cada uso del acelerador (aproximadamente 1,3 ms en la implementación del prototipo).