El modelado de órdenes de cambio de ingeniería (ECO) es un proceso que consume tiempo en el diseño de circuitos integrados, requiriendo múltiples rondas de análisis de tiempos. En comparación con los métodos tradicionales para acelerar el análisis de tiempos, que se centran en un diseño específico, el ECO de tiempo requiere una mayor precisión y generalización porque el diseño cambia considerablemente después del ECO. Además, existen desafíos con la adquisición lenta de datos para diseños grandes y datos insuficientes para diseños pequeños. Para resolver estos problemas, proponemos TSTL-GNN, un enfoque novedoso que utiliza aprendizaje de transferencia de dos etapas basado en estructuras de gráficos. Es significativo considerar que el cálculo de retraso depende del tiempo de transición, dividimos nuestro modelo en dos etapas: la primera etapa predice el tiempo de transición, y la segunda etapa predice el retraso. Además, empleamos aprendizaje de transferencia para transferir los parámetros y características del modelo de la primera etapa a la segunda debido a la fórmula de cálculo similar para el retraso y el tiempo de transición. Los experimentos muestran que nuestro método tiene una buena precisión en aplicaciones de código abierto e industriales con un promedio de 0.9952/13.36, y se desempeña bien con diseños deficientes en datos. En comparación con trabajos anteriores, nuestro modelo reduce los errores de predicción en 37.1 ps en los caminos modificados, que cambian en un 24.27% en promedio después del ECO. El puntaje estable también confirma la generalización de nuestro modelo. En términos de costo de tiempo, nuestro modelo logró resultados para los retrasos de camino consumiendo hasta 80 veces menos tiempo en comparación con la herramienta de código abierto.