Se presenta un transceptor full-duplex de alta velocidad (FDT) sobre interconexiones on-chip con pérdidas. El FDT emplea un circuito híbrido para separar las señales de entrada y salida entre sí y también realiza cancelación de eco con la ayuda de los controladores principal y auxiliar. Se utiliza un dispositivo MOS híbrido para la adaptación de impedancias y la conversión de la señal de voltaje recibida en una señal de corriente para amplificación. Además, se utiliza una capacitancia de compensación en la salida del controlador principal para minimizar la señal de eco residual y lograr una mayor velocidad de datos. Toda la arquitectura FDT ha sido diseñada en el proceso estándar CMOS de TSMC de 28 nm con un voltaje de suministro de 0,9 V. Los resultados de rendimiento validan una operación FD de 16 Gbps con una fluctuación cuadrática media (RMS) de 16,4 ps y una eficiencia energética de 0,16 pJ/b/mm sobre una interconexión on-chip de 5 mm sin efectos significativos debido a variaciones de proceso-voltaje-temperatura (PVT). Hasta donde saben los autores, este trabajo muestra la velocidad de datos full-duplex más alta alcanzable, entre las soluciones reportadas en la literatura hasta la fecha, pero con baja complejidad, un área de diseño pequeña de 1581 y una eficiencia energética competitiva.