Un diseño de traba de alto rendimiento y bajo consumo de energía con capacidad de recuperación automática ante tres nodos alterados
Autores: Dai, Yanyun; Yang, Yanfei; Jiang, Nan; Qi, Pengjia; Chen, Qi; Tong, Jijun
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Un diseño de traba de alto rendimiento y bajo consumo de energía con capacidad de recuperación automática ante tres nodos alterados
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Efecto de compartición de carga
Circuito digital a escala nanométrica
Triple nodo alterado
Latch auto-recuperable TNU
Resultados de simulación HSPICE
Disipación de energía
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 25
Citaciones: Sin citaciones
El efecto de compartir carga se está volviendo cada vez más grave debido a la reducción continua del tamaño de características del proceso del semiconductor. En el circuito digital a nanoescala, la probabilidad de fallo de triple nodo (TNU) está aumentando, lo que afecta seriamente la fiabilidad del circuito. Para mejorar la fiabilidad del circuito digital, este artículo presenta un latch HLTNURL auto-recuperable optimizado para TNU. Este latch consta de tres celdas de almacenamiento doble entrelazadas auto-recuperables de doble nodo (DNSR-DICE) y un C-elemento de puerta de reloj. Cuando se invierten tres nodos, el latch es capaz de auto-recuperarse a sus valores lógicos correctos. Los resultados de la simulación HSPICE indican que este latch permite la plena auto-recuperación de TNU en todos los casos. En comparación con los latches auto-recuperables de TNU existentes, el latch HLTNURL propuesto es capaz de reducir la disipación de energía, el retraso, el sobrecoste de área y el producto de área-energía-retraso (APDP) en un 32,41%, 79,73%, 1,32% y 88% en promedio. Además, el latch HLTNURL propuesto en este artículo tiene una alta fiabilidad y una baja sensibilidad a las variaciones de proceso, voltaje y temperatura (es decir, PVT).
Descripción
El efecto de compartir carga se está volviendo cada vez más grave debido a la reducción continua del tamaño de características del proceso del semiconductor. En el circuito digital a nanoescala, la probabilidad de fallo de triple nodo (TNU) está aumentando, lo que afecta seriamente la fiabilidad del circuito. Para mejorar la fiabilidad del circuito digital, este artículo presenta un latch HLTNURL auto-recuperable optimizado para TNU. Este latch consta de tres celdas de almacenamiento doble entrelazadas auto-recuperables de doble nodo (DNSR-DICE) y un C-elemento de puerta de reloj. Cuando se invierten tres nodos, el latch es capaz de auto-recuperarse a sus valores lógicos correctos. Los resultados de la simulación HSPICE indican que este latch permite la plena auto-recuperación de TNU en todos los casos. En comparación con los latches auto-recuperables de TNU existentes, el latch HLTNURL propuesto es capaz de reducir la disipación de energía, el retraso, el sobrecoste de área y el producto de área-energía-retraso (APDP) en un 32,41%, 79,73%, 1,32% y 88% en promedio. Además, el latch HLTNURL propuesto en este artículo tiene una alta fiabilidad y una baja sensibilidad a las variaciones de proceso, voltaje y temperatura (es decir, PVT).