La complejidad del diseño de los Sistemas en un Chip (SoC) demanda una arquitectura de regulador lineal de alto rendimiento para mantener una operación estable para la gestión eficiente de energía de los dispositivos actuales. Durante décadas, el diseño de regulador de voltaje de baja caída (LDO) ha ganado atención debido a su escalabilidad de diseño con un mejor rendimiento en varios dominios de aplicación. Profesionales de la industria así como de la academia han presentado sus innovaciones como la codificación explícita basada en eventos, el arreglo de razón exponencial, el circuito de referencia de brecha de banda RC conmutado, etc., para hacer un equilibrio entre varios parámetros de rendimiento como el área de matriz, la supresión de ondulaciones, el rango de voltaje de alimentación y la eficiencia de corriente. Sin embargo, las arquitecturas LDO actuales en tecnología de óxido metálico semiconductor complementario (CMOS) de micro y nanómetro enfrentan algunos desafíos, como efectos de canal corto, fuga de compuerta, dificultad de fabricación y sensibilidad a variaciones de proceso a nivel nanométrico. Esta revisión presenta las arquitecturas LDO, técnicas de optimización y comparaciones de rendimiento en diferentes dominios de diseño LDO como digital, analógico e híbrido. En esta revisión, se enmarcan diversas topologías de circuitos de última generación, desplegadas para el mejoramiento del rendimiento LDO y enfocadas en la actualización de parámetros específicos para la mejora general de la funcionalidad, que servirán como estudio comparativo y referencia para investigadores.