Ten-bit 0.909-MHz 8-channel dual-mode successive approximation adc para un motor BLDC
Autores: Huang, Chong-Cheng; Sung, Guo-Ming; Xiao, Xiong; Sung, Shan-Hao; Huang, Chao-Hung
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Ten-bit 0.909-MHz 8-channel dual-mode successive approximation adc para un motor BLDC
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Papel
10 bits
ADC
SAR
Controlador de motor BLDC
CMOS
TDM
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 36
Citaciones: Sin citaciones
Este documento presenta un convertidor analógico-digital (ADC) de aproximación sucesiva (SAR) de doble modo de 8 canales a 10 bits y 0.909 MHz para la unidad de motor de corriente continua sin escobillas (BLDC), utilizando un proceso de Semiconductor Manufacturing de Taiwán (TSMC) de 0.25 m 1P3M Complementary Metal Oxide Semiconductor (CMOS).
Descripción
Este documento presenta un convertidor analógico-digital (ADC) de aproximación sucesiva (SAR) de doble modo de 8 canales a 10 bits y 0.909 MHz para la unidad de motor de corriente continua sin escobillas (BLDC), utilizando un proceso de Semiconductor Manufacturing de Taiwán (TSMC) de 0.25 m 1P3M Complementary Metal Oxide Semiconductor (CMOS).