Recientemente, numerosos estudios han investigado arquitecturas de cómputo en memoria (CIM) para redes neuronales con el fin de superar cuellos de botella de memoria. Debido a su baja demora, alta eficiencia energética y baja volatilidad, la memoria de acceso aleatorio magnética con torque de espín-órbita (SOT-MRAM) ha recibido considerable atención. Sin embargo, estudios previos utilizaron circuitos de cálculo para soportar cálculos complejos, lo que resultó en un consumo energético considerable. Por lo tanto, nuestra investigación propone una nueva arquitectura CIM con pequeños circuitos periféricos; esta arquitectura logró un rendimiento superior en comparación con otras arquitecturas CIM al procesar redes neuronales convolucionales (CNN). Incluimos un algoritmo de aritmética distribuida (DA) para mejorar la eficiencia del método de cálculo CIM al reducir los tiempos excesivos de lectura/escritura y los pasos de ejecución de circuitos de cálculo de CNN basados en CIM. Además, nuestro método también utiliza SOT-MRAM para aumentar la velocidad de cálculo y reducir el consumo de energía. En comparación con los circuitos aritméticos de CNN basados en CIM en estudios previos, nuestro método puede lograr períodos de reloj más cortos y reducir los tiempos de lectura hasta un % sin necesidad de circuitos adicionales.