Técnicas de diseño para bandgaps de bajo consumo y bajo voltaje
Autores: Barteselli, Edoardo; Sant, Luca; Gaggl, Richard; Baschirotto, Andrea
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Técnicas de diseño para bandgaps de bajo consumo y bajo voltaje
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Bandgaps inversos
Voltajes de referencia independientes de pvt
Cmos de bajo consumo
Pautas de diseño
Topologías de amplificadores de error
Bandgap de bajo voltaje
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 22
Citaciones: Sin citaciones
Los bandgaps inversos generan voltajes de referencia independientes de PVT mediante las sumas de pares de corrientes sobre resistencias individuales emparejadas: una corriente (CTAT) es proporcional a V; la otra (PTAT) es proporcional a V (voltaje térmico). Se presentan y discuten en este documento las pautas y técnicas de diseño para un referencia de bandgap inverso de bajo consumo en CMOS. El documento explica primero cómo diseñar los componentes de las ramas de bandgap para minimizar la corriente del circuito. En segundo lugar, se estudian las topologías de amplificadores de error para revelar la mejor, dependiendo de las condiciones de operación. Finalmente, se presenta un bandgap de bajo voltaje en CMOS de 65 nm con 5 ppm/ degreesC, con un PSR DC de -91 dB, con un consumo de energía de 5.2 W y con un área de 0.0352 mm desarrollado con estas técnicas.
Descripción
Los bandgaps inversos generan voltajes de referencia independientes de PVT mediante las sumas de pares de corrientes sobre resistencias individuales emparejadas: una corriente (CTAT) es proporcional a V; la otra (PTAT) es proporcional a V (voltaje térmico). Se presentan y discuten en este documento las pautas y técnicas de diseño para un referencia de bandgap inverso de bajo consumo en CMOS. El documento explica primero cómo diseñar los componentes de las ramas de bandgap para minimizar la corriente del circuito. En segundo lugar, se estudian las topologías de amplificadores de error para revelar la mejor, dependiendo de las condiciones de operación. Finalmente, se presenta un bandgap de bajo voltaje en CMOS de 65 nm con 5 ppm/ degreesC, con un PSR DC de -91 dB, con un consumo de energía de 5.2 W y con un área de 0.0352 mm desarrollado con estas técnicas.