Este documento presenta una novedosa técnica de trigonometría recursiva (RT) para implementaciones de sintetizadores de frecuencia digital directa (DDFS). Los sistemas DDFS tradicionales en matrices de compuertas programables en campo (FPGAs) requieren una cantidad sustancial de espacio de memoria de solo lectura (ROM) para almacenar valores de referencia o dependen de funciones de rotación de ángulos intrincadas para aproximar valores trigonométricos. La técnica RT propuesta ofrece una arquitectura DDFS sin utilizar el método de tabla de búsqueda (LUT), y puede mejorar la precisión de la señal y minimizar el consumo de energía. La efectividad de la técnica RT propuesta se ha implementado en un DDFS de 16 bits y 13.5 kHz con un mínimo de 18.91 mW y se probó en una FPGA de Lattice. La efectividad de la tecnología RT propuesta se evalúa utilizando diferentes plataformas de FPGA en términos de precisión, eficiencia de recursos de hardware y consumo de energía, especialmente en la generación de formas de onda de coseno.