La red en chip (NoC) tridimensional es el método principal de interconexión para procesadores multicore apilados en 3D debido a su excelente escalabilidad y flexibilidad de interconexión. Con el soporte de NoC en 3D, la arquitectura de caché no uniforme en 3D (NUCA) se utiliza comúnmente para organizar la caché de último nivel (LLC) debido a su alta capacidad y baja latencia de acceso. Sin embargo, debido a la estructura en capas que conlleva a caminos de disipación de calor más largos y eficiencia variable de enfriamiento entre capas, NoC en 3D experimenta un grave problema térmico que tiene un gran impacto en la fiabilidad y rendimiento del chip. En el mapeo de memoria a LLC en NUCA en 3D tradicional, la carga de tráfico en cada nodo es inconsistente con su capacidad de disipación de calor, lo que causa puntos calientes térmicos. Para resolver el problema anterior, proponemos un mecanismo de mapeo NUCA equilibrado en temperatura llamado TB-NUCA. Primero, se utiliza el algoritmo de optimización bayesiana para calcular la distribución de probabilidad de bloques de caché en cada nodo con el fin de igualar la temperatura del nodo. En segundo lugar, se diseña la estructura de TB-NUCA. Finalmente, se realizaron experimentos comparativos bajo patrones de tráfico aleatorio, transpose-2 y shuffle. Los resultados experimentales revelan que, en comparación con el mecanismo de mapeo NUCA clásico (S-NUCA), TB-NUCA puede aumentar el tiempo medio hasta el fallo (MTTF) de los enrutadores hasta un 28.13% mientras reduce la temperatura máxima, temperatura promedio y desviación estándar de la temperatura hasta un máximo de 4.92%, 4.48% y 20.46%, respectivamente.