El acelerador artificial inteligente basado en aprendizaje automático y redes neuronales convolucionales (CNN) necesita un procesamiento significativo de datos en paralelo desde la memoria caché. El puerto de lectura separado se utiliza principalmente para diseñar una memoria computacional integrada (CRAM) con el fin de reducir el cuello de botella en el procesamiento de datos. Esta memoria utiliza operaciones de lectura y escritura multi-puerto, lo que reduce la estabilidad y confiabilidad. En este documento, propusimos una celda SRAM de 12T autoadaptativa para aumentar la estabilidad de lectura para operaciones multi-puerto. La técnica autoadaptativa aumenta la estabilidad y confiabilidad. Aumentamos la estabilidad de lectura al refrescar el nodo de almacenamiento en el modo de operación de lectura. La técnica propuesta también evita el problema de entrelazamiento de bits. Además, presentamos un banco de SRAM inspirado en una mariposa para aumentar el rendimiento y reducir la disipación de energía. El SRAM propuesto ahorra un 12% más de energía total que el SRAM basado en celdas SRAM de 12T de última generación. Mejoramos el rendimiento de escritura en un 28.15% en comparación con el diseño de SRAM de 12T de última generación. La sobrecarga de área total de la arquitectura propuesta en comparación con el SRAM basado en celdas SRAM de 6T convencional es solo 1.9 veces mayor que el SRAM de celda 6T.