Las herramientas de Síntesis de Alto Nivel (HLS) proporcionan facilidades para el desarrollo de aceleradores de hardware especializados (HWacc). Sin embargo, la etapa de verificación sigue siendo la fase más larga en el ciclo de vida del desarrollo. A diferencia de la industria del software, las herramientas de HLS carecen de marcos de prueba que puedan cubrir todo el flujo de diseño, especialmente la etapa de verificación a bordo del RTL generado. Este trabajo presenta un marco para la verificación a bordo de módulos basados en HLS mediante el uso de sistemas reconfigurables y contenedores Docker con el objetivo de automatizar el proceso de verificación y preservar un entorno de prueba limpio, haciendo que el banco de pruebas sea reutilizable en diferentes etapas del flujo de diseño. Además, nuestra solución cuenta con un mecanismo para verificar los requisitos de temporización del HWacc. Hemos aplicado nuestra solución a los C-kernels del Benchmark CHStone en un Zedboard, en el cual el proceso de verificación a bordo se ha acelerado hasta cuatro veces.