En este trabajo, presentamos y evaluamos una arquitectura de hardware para el compresor de imágenes sin pérdida y casi sin pérdida LOCO-ANS (Compresión sin Pérdida de Baja Complejidad con Sistemas Numéricos Asimétricos), que se basa en el estándar JPEG-LS. El diseño se implementa en dos generaciones de FPGA, evaluando su rendimiento para diferentes configuraciones de códec. Las pruebas muestran que el diseño es capaz de hasta 40.5 MPíxeles/s y 124 MPíxeles/s por carril para las FPGAs Zynq 7020 y UltraScale+, respectivamente. En comparación con la implementación de software de LOCO-ANS de un solo hilo que se ejecuta en un Raspberry Pi 3B de 1.2 GHz, cada carril de hardware logra un rendimiento 6.5 veces mayor, incluso cuando se implementa en un chip más antiguo y optimizado en costos como el Zynq 7020. También se presentan resultados para una versión solo sin pérdida, que logra una huella más pequeña y aproximadamente un 50% más de rendimiento que la versión que admite tanto sin pérdida como casi sin pérdida. Curiosamente, estos excelentes resultados se obtuvieron aplicando Síntesis de Alto Nivel, describiendo el codificador con código C++, lo que tiende a establecer un equilibrio entre el tiempo de diseño y la calidad de los resultados. Estos resultados muestran que el algoritmo es muy adecuado para la implementación de hardware. Además, el sistema implementado es más rápido y logra una mayor compresión que la mejor implementación de hardware de JPEG-LS casi sin pérdida disponible anteriormente.