Estudio de un sistema de sincronización para inversores distribuidos concebido para dispositivos FPGA
Autores: Saccenti, Leonardo; Bianchi, Valentina; De Munari, Ilaria
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Estudio de un sistema de sincronización para inversores distribuidos concebido para dispositivos FPGA
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería de Sistemas
Palabras clave
Inversores
Corriente circulante
Método de control
FPGA
Forma de onda PWM
Simulaciones
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 25
Citaciones: Sin citaciones
En un sistema de inversores múltiples conectados en paralelo, es obligatorio limitar el fenómeno de la corriente circulante, ya que puede influir en la eficiencia y confiabilidad. En este artículo, se presenta un nuevo método de control destinado a este propósito y concebido para ser implementado en un dispositivo de Array de Puertas Programables en Campo (FPGA). Cada uno de los inversores, conectados en paralelo, está concebido para estar equipado con un FPGA que controla la forma de onda de Modulación por Ancho de Pulso (PWM) sin intercomunicación con los demás. El hardware implementado es el mismo para cada inversor; por lo tanto, la adición de un nuevo módulo no requiere un rediseño, mejorando la modularidad del sistema. El sistema ha sido simulado en un entorno de Simulink. Para estudiar su comportamiento y mejorar el método de control, se realizaron simulaciones con dos inversores conectados en paralelo en primer lugar, luego se realizaron simulaciones adicionales con una complejidad creciente para demostrar la calidad del algoritmo. Los resultados demuestran la capacidad del método propuesto para limitar las corrientes circulantes a valores despreciables.
Descripción
En un sistema de inversores múltiples conectados en paralelo, es obligatorio limitar el fenómeno de la corriente circulante, ya que puede influir en la eficiencia y confiabilidad. En este artículo, se presenta un nuevo método de control destinado a este propósito y concebido para ser implementado en un dispositivo de Array de Puertas Programables en Campo (FPGA). Cada uno de los inversores, conectados en paralelo, está concebido para estar equipado con un FPGA que controla la forma de onda de Modulación por Ancho de Pulso (PWM) sin intercomunicación con los demás. El hardware implementado es el mismo para cada inversor; por lo tanto, la adición de un nuevo módulo no requiere un rediseño, mejorando la modularidad del sistema. El sistema ha sido simulado en un entorno de Simulink. Para estudiar su comportamiento y mejorar el método de control, se realizaron simulaciones con dos inversores conectados en paralelo en primer lugar, luego se realizaron simulaciones adicionales con una complejidad creciente para demostrar la calidad del algoritmo. Los resultados demuestran la capacidad del método propuesto para limitar las corrientes circulantes a valores despreciables.