Ante el problema de que el sistema de prueba de motor tradicional no puede probar directamente los parámetros transitorios del motor y los requisitos de carga dinámica arbitraria durante la carga del motor, así como el alto costo de implementación, esta investigación utiliza STM32+FPGA como núcleo para formar el control principal de la unidad del sistema de prueba de motor, combinando el rendimiento de control superior del procesador ARM y las ventajas de procesamiento de datos de alta velocidad de FPGA. FPGA y STM32 son controlados por la comunicación del bus FSMC y el algoritmo de ping-pong de datos. Utilizando este método, se fabrica una placa de núcleo de control de tamaño pequeño en el sistema de prueba de motor. Puede ser incrustado en el sistema de dinamómetro tradicional existente para mejorar la prueba de parámetros transitorios del dinamómetro y el rendimiento de carga dinámica del motor. Los resultados experimentales muestran que el sistema puede cumplir básicamente con los requisitos de prueba transitoria del motor y carga dinámica, y puede lograr la velocidad de actualización de datos más rápida de 1 ms al medir la velocidad y el par del motor, así como la carga de forma de onda arbitraria dentro de una frecuencia de muestreo de 100 M, con un error de carga del 0,8%. Satisface los requisitos de prueba transitoria del motor y carga dinámica.