En los últimos años, las FPGAs han demostrado un rendimiento notable y un consumo de energía contenido para la inferencia al límite de las Redes Neuronales Convolucionales. Uno de los principales desafíos en la implementación de esta clase de algoritmos en una FPGA es la gestión de recursos, especialmente en lo que respecta a la memoria. Este trabajo presenta un sistema de múltiples cachés que permite reducir notablemente la memoria en chip requerida con una variación negligente del rendimiento temporal y del consumo de energía. Los métodos presentados se han aplicado al CloudScout CNN, que fue desarrollado para realizar la detección de nubes directamente a bordo del satélite, representando así un caso de estudio relevante para aplicaciones en el borde. El sistema fue validado y caracterizado en una Placa de Evaluación Xilinx ZCU106. El resultado es un ahorro de memoria en comparación con un acelerador de hardware alternativo desarrollado para el mismo algoritmo, con un rendimiento comparable en términos de tiempo de inferencia y consumo de energía. El documento también presenta un análisis detallado del consumo de energía del acelerador de hardware, centrándose en el impacto de la transferencia de datos entre el acelerador y la memoria externa. Investigaciones adicionales muestran que las estrategias propuestas permiten la implementación del acelerador en FPGAs con un tamaño más pequeño, garantizando beneficios en términos de consumo de energía y costos de hardware. Una evaluación más amplia sobre la aplicabilidad de los métodos presentados a otros modelos demuestra resultados valiosos en términos de ahorro de memoria en comparación con otros trabajos reportados en la literatura.