Se describe una operación de multiplicación y acumulación de matriz basada en el tiempo para un sistema informático neuronal. Se propone una estructura de matriz MAC simple y compacta basada en el tiempo que puede realizar la multiplicación y la acumulación simultáneamente en una sola estructura de multiplicador, y la complejidad del hardware no se ve afectada por el tamaño de entrada de la matriz. Para mejorar la linealidad del factor de peso, se introduce un modulador de ancho de pulso sin desplazamiento. La arquitectura MAC propuesta opera a un voltaje de suministro bajo de 0.5 V mientras consume una energía MAC de 0.38 pJ con un proceso CMOS de tecnología predictiva de baja potencia (LP) de 32 nm (PTM). Además, la operación cercana al umbral puede eliminar el cambio de nivel para la interfaz entre el operador MAC y circuitos digitales como la memoria de acceso aleatorio estática (SRAM) porque ambos pueden utilizar el mismo nivel de voltaje de suministro. El MAC propuesto se basa en una modulación de ancho de pulso intensiva en digital, y por lo tanto puede mejorar aún más su rendimiento y área con tecnologías más avanzadas.