Este documento explota un enfoque efectivo para superar las limitaciones de desglose de los aisladores galvánicos tradicionales basados en barreras de aislamiento a escala de chip, logrando así una calificación de aislamiento muy alta (es decir, cumpliendo con los requisitos de aislamiento reforzado). Tal enfoque se basa en el acoplamiento plano de radiofrecuencia (RF) entre dos chips empaquetados uno al lado del otro. El empaquetado estándar junto con técnicas de ensamblaje adecuadas pueden ser utilizados de manera rentable para superar los 20 kV de voltaje de sobretensión sin necesidad de utilizar componentes de aislamiento costosos o exóticos. Como prueba de concepto, se ha diseñado un sistema de transferencia de datos bidireccional basado en acoplamiento plano de RF capaz de soportar una calificación de aislamiento tan alta como 25 kV en una tecnología CMOS estándar de 0.35 um de bajo costo. Las mediciones experimentales demostraron una velocidad de datos máxima de 40 Mbit/s utilizando una frecuencia portadora de aproximadamente 1 GHz. El enfoque adoptado también garantiza una inmunidad transitoria de modo común (CMTI) de 250 kV/us, lo cual es un rendimiento de primera categoría en vista de los aisladores galvánicos de próxima generación para dispositivos semiconductores de potencia de ancho de banda amplio, como los transistores de alta movilidad electrónica de nitruro de galio (GaN HEMTs) y los MOSFET de carburo de silicio (SiC).