logo móvil
Contáctanos

Un novedoso sistema de arquitectura paralela heterogénea basado en EtherCAT Hard Real-Time Master en un sistema de control de alto rendimiento

Autores: Shi, Hongzhe; Lin, Weiyang; Liu, Chenlu; Yu, Jinyong

Idioma: Inglés

Editor: MDPI

Año: 2022

Descargar PDF

Acceso abierto

Artículo científico
2022

Un novedoso sistema de arquitectura paralela heterogénea basado en EtherCAT Hard Real-Time Master en un sistema de control de alto rendimiento


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Ethercat
Tiempo real
Sincronización de reloj
Tiempo de ciclo
Maestro basado en hpsa
Computación paralela

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 42

Citaciones: Sin citaciones


Descripción
EtherCAT es una de las tecnologías Ethernet en tiempo real preferidas. Sin embargo, EtherCAT no es aplicable en campos de control de alta gama debido a restricciones de tiempo real. La sincronización de reloj y el tiempo de ciclo son las limitaciones más representativas. En este documento, se presenta un nuevo () con características de computación paralela y tiempo real duro. Se ha desarrollado un maestro EtherCAT en tiempo real duro basado en HPSA para mejorar significativamente la sincronización de reloj y acortar el tiempo de ciclo. Los maestros EtherCAT tradicionales presentan procesamiento en serie y se ejecutan en una PC. Este maestro basado en HPSA consta de dos partes: pila maestra EtherCAT (EMS) y sistema operativo EtherCAT (EOS). EMS implementa la operación paralela de EtherCAT para lograr un tiempo de ciclo más corto, y EOS proporciona un entorno de tiempo real duro al maestro basado en HPSA para mejorar la sincronización de reloj. Además, este maestro basado en HPSA opera en un System-on-a-chip (SoC) heterogéneo. EMS y EOS forman una arquitectura heterogénea dentro de este SoC para lograr una programación de procesos de baja latencia. Los resultados experimentales muestran que en nuestro maestro EtherCAT en tiempo real duro basado en HPSA, el tiempo de ciclo alcanza el rango sub-50 y el error de sincronización se reduce a varios nanosegundos. Por lo tanto, este maestro basado en HPSA tiene un gran valor de aplicación en sistemas de control de alto rendimiento.

Otros recursos que podrían interesarte

Temas Virtualpro