Las implementaciones comunes de corrección del factor de potencia incluyen sensores para los voltajes de entrada y salida y la corriente de entrada. Se han considerado muchas alternativas para reducir el número de sensores, especialmente el sensor de corriente. Una estrategia es precalcular los ciclos de trabajo que deben aplicarse a cada red de CA, de modo que el sistema solo necesite sincronizarlos con el voltaje de entrada e incluir un bucle simple de voltaje de salida. El principal problema de este enfoque es la sensibilidad a cualquier error de sincronización, ya que la corriente de entrada no se mide, por lo que su evolución no se corrige continuamente. Este artículo muestra cómo el error de sincronización altera la corriente y el factor de potencia, y propone varios métodos para detectar y corregir este error. Todos los métodos utilizan el ADC de voltaje de salida, que ya se utiliza para controlar el voltaje de salida, por lo que el costo del sistema no aumenta. Esta técnica también se puede aplicar a cualquier convertidor PFC sin sensor de corriente, ya que suelen estar afectados por corrientes adelantadas o atrasadas, por lo que la sincronización se puede modificar para reducir estos efectos. Los resultados muestran que la implementación de este bucle de sincronización mantiene un alto factor de potencia en un amplio rango de error de sincronización, mientras que la lógica añadida no es significativa.