Un sensor de interfaz CMOS/memristor integrado, escalable, multi-núcleo, multi-función para aplicaciones de detección neural
Autores: Reynolds, Grahame; Jiang, Xiongfei; Wang, Shiwei; Serb, Alex; Stathopolous, Spyros; Prodromakis, Themis
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Un sensor de interfaz CMOS/memristor integrado, escalable, multi-núcleo, multi-función para aplicaciones de detección neural
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Arquitectura
Diseño
Resultados de pruebas
Escalable
Multinúcleo
Memristor
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 21
Citaciones: Sin citaciones
Este documento presenta la arquitectura, diseño y resultados de pruebas de una interfaz de sensor escalable, multi-núcleo y multifunción, que integra tecnología CMOS y elementos de memristor para un análisis neuromórfico eficiente e inspirado en la biología. La arquitectura aprovecha las propiedades de alta densidad y no volátiles de los memristores para soportar diferentes funciones de análisis. Cada núcleo de procesamiento está equipado con matrices híbridas CMOS/memristor, lo que permite la adquisición y análisis paralelos en tiempo real, y cada uno puede configurarse de forma independiente. El sistema facilita la comunicación entre núcleos y es completamente escalable. La primera implementación soporta 16 canales de entrada, almacenando 256 muestras de señales neurales, y la segunda implementación soporta 576 canales de entrada, almacenando 9k muestras de señales neurales.
Descripción
Este documento presenta la arquitectura, diseño y resultados de pruebas de una interfaz de sensor escalable, multi-núcleo y multifunción, que integra tecnología CMOS y elementos de memristor para un análisis neuromórfico eficiente e inspirado en la biología. La arquitectura aprovecha las propiedades de alta densidad y no volátiles de los memristores para soportar diferentes funciones de análisis. Cada núcleo de procesamiento está equipado con matrices híbridas CMOS/memristor, lo que permite la adquisición y análisis paralelos en tiempo real, y cada uno puede configurarse de forma independiente. El sistema facilita la comunicación entre núcleos y es completamente escalable. La primera implementación soporta 16 canales de entrada, almacenando 256 muestras de señales neurales, y la segunda implementación soporta 576 canales de entrada, almacenando 9k muestras de señales neurales.