En la actualidad, la ejecución segura de programas de procesadores integrados ha atraído considerable atención en la investigación, ya que cada vez más ataques de manipulación de código y fallas transitorias están afectando seriamente la seguridad de los procesadores integrados. Las estrategias de monitoreo de programas y recuperación de fallas no solo están estrechamente relacionadas con la seguridad de los dispositivos integrados, sino que también afectan directamente el rendimiento del procesador. Este documento presenta una arquitectura de monitoreo de seguridad y recuperación de fallas para la ejecución de programas en tiempo de ejecución, que realiza copias de respaldo regulares del punto de control de dos etapas. En este marco, se utiliza la tecnología de verificación de integridad basada en el bloque básico (BB) para monitorear la ejecución del programa en tiempo real, mientras que la operación de retroceso se realiza una vez que la verificación de integridad falla. Además, se construye una Caché de Monitoreo (M-Cache) para almacenar en búfer los datos de referencia para la verificación de integridad. Además, se proporciona una estrategia de recuperación principalmente para tres posiciones manipuladas (registros en el procesador, instrucciones en la caché y códigos en la memoria) para garantizar el funcionamiento fluido del sistema integrado. Finalmente, se adopta el procesador RISC abierto para implementar y verificar la arquitectura de seguridad presentada, que ha demostrado ser efectiva para la detección de programas en la ejecución de ataques de manipulación y la rápida recuperación del entorno de ejecución, así como del código.