Con el crecimiento del mercado de nano-satélites, también está aumentando el uso de FPGAs comerciales listas para usar para aplicaciones de carga útil. Debido a que estos dispositivos comerciales no son tolerantes a la radiación, es necesario mejorarlos con mecanismos de mitigación de fallas contra Eventos Únicos de Falla (SEU). Varios mecanismos como el "memory scrubbing", la redundancia modular triple (TMR) y la Reconfiguración Dinámica y Parcial (DPR), pueden ayudar a detectar, aislar y recuperarse de fallas de SEU. En este documento, presentamos una plataforma dinámicamente reconfigurable equipada con "memory scrubbing" de memoria de configuración y mecanismos TMR. Estudiamos sus impactos cuando se combinan con DPR, proporcionando tres modos de ejecución diferentes: modo de bajo consumo, seguro y de alto rendimiento. El mecanismo de detección de fallas permite al sistema medir el nivel de radiación y estimar el riesgo de futuras fallas. Esto habilita la posibilidad de seleccionar dinámicamente el modo de ejecución apropiado para adoptar el mejor equilibrio entre rendimiento y confiabilidad. La relevancia de la plataforma se demuestra en una aplicación criptográfica de nano-satélite que se ejecuta en un dispositivo Zynq UltraScale+ MPSoC. Se ha realizado una campaña de inyección de fallas para evaluar el impacto de los bits de configuración defectuosos y para evaluar la eficiencia de la mitigación propuesta y la confiabilidad del sistema en general.